I/O Interface - خريطة الدخل/الخرج في الحاسوب الشخصي-شرح المعالج 8086
تستخدم رقاقة الدخل/الخرج المبرمجة 8255A على نحو خاص، لربط معالجات Intel
مع تجهيزات محيطية متوافقة مع تقانة TTL
لقد استخدمت هذه الرقاقة في الحواسيب الشخصية الأولى كواجهة ربط مع طابعة تفرعية ومع لوحة مفاتيح. تبين الصورة التالية البنية الداخلية للرقاقة .8255A
تحتوي الرقاقة 8255A على ثلاث بوابات دخل/خرج
B ،A , C طول كل منها 1 بايت.
قسمت
هذه البوابات كمجموعتين A و B تضم المجموعة A البوابة A والنصف الأعلى من البوابة C (PC4-PC7) , في حين تضم المجموعة
B
البوابة
B
والنصف الأدنى من البوابة
C (PC0-PC3)
يمكن برمجة بوابات الدارة
8255A , عبر سجل تحكم داخلي، لتعمل جميعها كبوابات دخل/خرج مستقلة بعضها عن بعض، أو أن يعمل جزء منها كبوابات دخل/خرج في حين يستخدم الجزء الآخر كخطوط تحكم لهذه البوابات.
يمكننا انتخاب إحدى بوابات الدخل/الخرج الثلاثة أو سجل التحكم الداخلي عبر مغرزي العنونة A0 و A1
للرقاقة، كما يلي:
A0
|
A1
|
الوظيفة
|
0
|
0
|
البوابة A
|
1
|
0
|
البوابة B
|
0
|
1
|
البوابة C
|
1
|
1
|
سجل التحكم
|
تبين
الصورة التالية مثالاً على طريقة ربط رقاقة 8255A مع معالج 8086
نوصل، في هذا المثال: مغارز المعطيات للرقاقة D0-D7 إلى مسرى مسرى معطيات المعالج المعزول D0-D7 .
مغرزي الرقاقة RD' و WR' إلى المخرجين IOR' و IOW' لنظام المعالج، على التتالي.
خطوط العنونة A0 و A3-A7 إلى دارة مفكك خطوط العنونة 74LS138 لانتخاب الرقاقة، بينمانوصل مغرزي العنونة للرقاقة A0 و A1 إلى خطي العنونة A1 و A2 للمعالج لانتخاب إحدى بوابات الدخل/الخرج الثلاثة أو سجل التحكم الداخلي.
يمكننا أخيرًا وصل مغارز الدخل/الخرج للرقاقة إلى تجهيزات خارجية مناسبة.
تحتل البوابات وسجل التحكم للرقاقة في النظام السابق العناوين التالية:
العنوان
|
الوظيفة
|
C0h
|
البوابة A
|
C2h
|
البوابة B
|
C4h
|
البوابة C
|
C6h
|
سجل التحكم
|
يمكن اشتقاق إشارة القراءة من البوابات IORC' وإشارة الكتابة في البوابات IOWC' من إشارات التحكم للمعالج IO/M' RD' و WR' كما يلي:
يمكنك ايضا مشاهدة :
الدرس الثاني معالجات 4CISC و معالجات RISC - computer interface
الدرس الثالث المعالجات التواردية pipelining
الدرس الخامس المتحكمات الصغرية Microcontroller
الدرس السابع البنية الداخلية للمعالج 8088/ 8086
الدرس الثامن السجلات الداخلية للمعالج 8088/ 8086
الدرس التاسع تنظيم ذاكرة المعالج 8086
الدرس العاشر انماط العنونة addressing modes
الدرس الحادي غشر البرمجة بلغة التجميع assembly language
الدرس الثاني عشر موجِّهات او ايعازات لغة التجميع Assembler Directives
الدرس الثالث عشر تعليمات المعالج 8088/ 8086 - لغة التجميع
الدرس الرابع عشر تعليمات القفز المشروط - شرح المعالج 8086
الدرس الخامس عشر تعليمات الإزاحة - شرح المعالج 8086
الدرس السادس عشر تعليمات المكدس - شرح المعالج 8086
الدرس السابع عشر تعليمات الحلقات والدوران اسمبلي- شرح المعالج الدقيق 8086
الدرس الثامن عشر اوامر لغة الاسمبلي - تعليمات IN و OUT و تعليمات السلاسل الحرفية - شرح المعالج الدقيق 8086
الدرس التاسع عشر يتبع شرح المعالج 8086 – التعليمات CMPS , SCAS, LODS , STOS , REPNZ , REPNE ،REPZ،REPE ،REP
الدرس العشرين architecture memory معمارية الذاكرة
الدرس الواحد والعشرين أنواع الذواكر - لغة التجميع وشرح المعالج 8086
الثاني والعشرين شرح المعالج 8086- طرق ربط المعالج 8086 مع الذاكرة
الدرس الثالث والعشرين الذاكرة المخبئية memory cache
الى اللقاء في التدوينة القادمة
لا تنسى دعمنا بالمشاركة
دمت بالف خير عزيزنا الزائر
إرسال تعليق
لا تبخل علينا باقتراحك او قم بمشاركة الموضوع ليستفيد الاخرين ايضاً شكرا لزيارتك عزيزي الزائر